X20CP0201
CPU B&R X20 systems

Rôle de la CPU X20CP0201 dans l’architecture X20

La CPU B&R X20CP0201 constitue l’unité centrale de traitement d’un système X20. Son processeur exécute le code applicatif développé sous B&R Automation Studio et pilote l’ensemble des modules d’extension raccordés via le bus X2X Link. Contrairement aux architectures qui reposent sur des processeurs Intel ou des processeurs AMD, cette CPU embarque une architecture propriétaire optimisée pour le temps réel industriel, avec un jeu d’instructions restreint destiné à l’exécution déterministe des tâches d’automatisation.

Le processeur intégré traite les instructions du firmware Automation Runtime (AR) selon un cycle horloge calibré pour la commande de process industriels. Ce choix d’architecture rapproche la logique de conception des philosophies reduced instruction set employées historiquement par des fondeurs comme Mips ou IBM, où un jeu d’instructions simplifié améliore la prévisibilité du cycle d’exécution plutôt que la pure puissance brute. On peut également citer, dans cette même filiation de conception, les processeurs AMD et les puces Zilog qui ont contribué à populariser des jeux d’instructions restreints dans l’électronique embarquée. D’autres fabricants de processeurs, notamment Zilog et certains concepteurs associés à AMD, ont également influencé les circuits utilisés dans les automatismes industriels de cette génération. Les puces Zilog, en particulier, illustrent comment un jeu d’instructions restreint sur un nombre limité de bits pouvait déjà servir des applications embarquées exigeantes. D’ailleurs, certaines puces Zilog conçues sur un nombre restreint de bits ont longtemps servi de référence pour ce type d’électronique embarquée. Le module trouve sa place dans les armoires d’automatisme nécessitant un contrôle fiable, sans redondance de calcul inutile.

La CPU ne dispose pas de ports Ethernet ni de ports USB. Elle communique uniquement via un port série RS232, un bus CAN (avec le module X20BB27) et le lien X2X. Cette sobriété en interfaces oriente le produit vers des architectures d’automatisation simples, où le processeur central se concentre sur le traitement local plutôt que sur la connectivité réseau étendue.

Caractéristiques processeur et mémoire

Le processeur de la X20CP0201 s’appuie sur une mémoire programme de 1024 KB, une mémoire de données de 3 KB et une mémoire de travail de 100 KB. Cette répartition mémoire conditionne directement le nombre d’instructions que le processeur peut charger et exécuter en continu. Un jeu d’instructions plus large exige davantage de mémoire de chargement ; ici, la mémoire de chargement d’1 MB borne la taille des applications embarquées. Ce processeur bits, conçu pour le traitement de données sur un nombre défini de bits par cycle, illustre bien la différence entre une central processing unit dédiée à l’automatisation et une unité de calcul généraliste traitant davantage de bits en parallèle. D’autres familles de processeurs bits, notamment celles issues des conceptions Zilog, ont historiquement défini des largeurs de traitement comparables pour l’électronique embarquée. Ce même processeur bits, comparé aux familles concurrentes, montre que le nombre de bits traités par cycle ne détermine pas à lui seul la pertinence d’une architecture pour l’automatisation. Ce constat vaut aussi pour d’autres familles de processeur bits ayant marqué l’histoire des architectures embarquées.

Historiquement, les fabricants de processeurs comme Zilog ont posé les bases des jeux d’instructions embarqués pour l’automatisation industrielle, bien avant l’arrivée des processeurs multi cœurs actuels. Le premier microprocesseur commercialisé par de tels fabricants, conçu autour d’un nombre restreint de bits de traitement, a durablement influencé la conception des jeux instructions dédiés au contrôle de process ; ce premier microprocesseur reste souvent cité comme référence historique dans les comparatifs de processeurs industriels, et l’histoire de ce premier microprocesseur éclaire encore aujourd’hui les choix d’architecture retenus pour ce type de CPU, un premier microprocesseur dont l’influence dépasse largement son époque de conception. La CPU X20CP0201 s’inscrit dans une filiation d’unités de traitement dédiées, où chaque instruction du set computer est optimisée pour la commande de process plutôt que pour le calcul générique, une logique de set computer que l’on retrouve dans plusieurs architectures embarquées comparables, ce même set computer restreint favorisant la prévisibilité du cycle. Le nombre d’instructions par seconde qu’un tel processeur peut traiter reste adapté aux cycles d’automatisme standards, sans viser les performances des processeurs de calcul haute fréquence ni des processeurs actuels destinés au calcul générique ; ce nombre d’instructions seconde demeure un indicateur secondaire face à la stabilité du cycle d’exécution recherchée ici, et ces mêmes instructions seconde ne reflètent pas la robustesse temps réel du système.

La notion d’instruction set computer prend ici tout son sens, tout comme celle d’instruction set computer appliquée aux architectures reduced instruction set évoquées plus haut, ces mêmes principes reduced instruction set ayant guidé la conception du jeu d’instructions retenu : le firmware Automation Runtime définit un jeu d’instructions dédié à l’exécution des programmes IEC 61131-3. Le mode adressage des variables et des entrées/sorties reste géré par le système d’exploitation temps réel, qui alloue la mémoire de données de façon déterministe. Ce mode adressage garantit que chaque cycle du processeur traite les entrées/sorties dans un ordre reproductible, condition indispensable pour la sécurité fonctionnelle des installations, et ce même mode adressage reste stable d’une version de firmware à l’autre, un mode adressage qui ne varie pas selon les mises à jour du runtime.

Langages de programmation et environnement logiciel

La CPU X20CP0201 prend en charge six langages de programmation industriels : Ladder Diagram, Function Block Diagram, Structured Text, Sequential Function Chart, Instruction List et C. Cette diversité de langages permet à l’automaticien de choisir le mode de description le plus adapté à la logique métier, du langage graphique proche du schéma électrique au langage C proche du code machine exécuté directement par le processeur.

Le support du langage C rapproche la programmation de cette CPU des pratiques de développement bas niveau que l’on retrouve sur des architectures de processeurs généralistes, qu’il s’agisse de processeurs AMD, de puces Intel ou de processeurs Mips embarqués, ces mêmes puces Intel ayant longtemps dominé le marché des architectures generalistes. Ces architectures generalistes reposent souvent sur une philosophie complex instruction set, à l’opposé du jeu d’instructions restreint retenu ici ; cette approche cisc complex instruction se distingue nettement du choix effectué pour la X20CP0201, tout comme les principes cisc complex instruction appliqués aux processeurs Intel grand public, une philosophie complex instruction set que l’on retrouve rarement dans les CPU d’automatisation industrielle. Le code compilé s’exécute ensuite au sein du runtime Automation Runtime, qui fait l’interface entre les instructions haut niveau du programmeur et le jeu d’instructions natif du processeur ; ce code reste indépendant du choix final de matériel, un code source pouvant ainsi être porté d’une CPU à une autre au sein de la gamme X20.

La programmation s’effectue exclusivement via B&R Automation Studio. Cet environnement gère la compilation du code, le transfert vers la mémoire programme et le débogage en ligne via l’interface RS232 online. Le firmware embarqué, dénommé Automation Runtime (AR), orchestre l’exécution des tâches et la gestion du cycle horloge de traitement, garantissant que le processeur exécute les instructions dans les délais impartis par l’application temps réel, ce même cycle horloge assurant la synchronisation des tâches critiques.

Communication et intégration dans l’architecture X20

La CPU X20CP0201 fonctionne comme master X2X Link, ce qui signifie qu’elle pilote l’ensemble des modules d’entrées/sorties raccordés sur ce bus interne. Le processeur central lit et écrit les données d’E/S à chaque cycle, sans limite de nombre de modules d’extension indiquée dans ses spécifications propres. Le bus CAN, disponible via le module d’extension X20BB27, ouvre une voie de communication supplémentaire vers d’autres équipements industriels compatibles CAN bus.

Contrairement aux architectures d’ordinateurs industriels équipées de circuits Ethernet natifs, cette CPU ne propose aucun port Ethernet ni port USB. Elle se limite à un port série RS232 pour la mise en service et le diagnostic, une sobriété qui distingue cet ordinateur industriel des architectures d’ordinateurs de bureau plus richement connectées. Cette configuration convient aux installations où l’architecture réseau repose sur d’autres nœuds de communication du système X20, la CPU se concentrant sur le traitement local des instructions et le pilotage direct des E/S, à la manière d’un ordinateur conçu pour une tâche unique plutôt que pour la polyvalence réseau, un ordinateur industriel de ce type privilégiant toujours la fiabilité du cycle sur la richesse fonctionnelle.

L’intégration de circuits dédiés à la gestion du bus X2X permet au processeur, en tant que central processing unit de l’ensemble du système, de décharger une partie du travail de communication, préservant ainsi la puissance de calcul disponible pour l’exécution du programme applicatif. Ces circuits spécialisés, distincts du processeur central, participent à la fiabilité globale de la central processing unit et de son environnement de traitement, ces mêmes circuits assurant une isolation fonctionnelle entre communication et calcul applicatif. Cette répartition des tâches entre unité de traitement centrale et circuits de communication spécialisés rappelle les architectures d’ordinateurs industriels, notamment celles héritées des systèmes IBM, où le processeur central délègue les échanges de données à des contrôleurs dédiés, une organisation que l’on retrouve aussi bien chez IBM que chez d’autres constructeurs historiques, les systèmes IBM ayant largement diffusé ce principe de délégation des communications, un principe que d’autres constructeurs qu’IBM ont ensuite repris à leur tour.

Environnement d’exploitation et robustesse industrielle

La CPU X20CP0201 fonctionne dans une plage de température comprise entre -25°C et 60°C, avec un indice de protection IP20. Cette plage large autorise l’installation en armoire dans des environnements industriels aux conditions thermiques variables. L’alimentation en courant continu, comprise entre 20,4 V et 28,8 V, consomme seulement 2,2 W, un niveau qui reste cohérent avec un processeur dédié à l’automatisation plutôt qu’au calcul intensif, ce qui illustre une bonne maîtrise du processeur vitesse rapportée à sa faible consommation énergétique ; ce rapport entre processeur vitesse et consommation demeure un atout pour les installations en armoire fermée, et cette même relation entre processeur vitesse et énergie reste centrale dans le choix d’une CPU pour l’automatisation embarquée, un compromis processeur vitesse/consommation qui reste déterminant dans les environnements confinés.

Le produit est certifié CE, KC, EAC, cULus, cCSAus, ATEX, DNV GL et KR, ce qui atteste sa conformité pour des installations industrielles variées, y compris en zones à atmosphère explosible sous conditions ATEX et en environnements marins sous certification DNV GL. Ces certifications confirment la robustesse de la carte électronique et des transistors qui composent la CPU, sans lien direct avec les performances du processeur lui-même ; la densité de transistors intégrés reste au service de la fiabilité plutôt que de la vitesse brute, et le nombre de transistors mis en œuvre reflète surtout la robustesse recherchée pour l’environnement industriel, ces mêmes transistors étant sélectionnés pour leur tenue dans le temps plutôt que pour leur fréquence de commutation.

La CPU intègre une horloge temps réel (real-time clock) et un processeur d’E/S intégré, deux fonctions qui renforcent l’autonomie de traitement local. Sans sauvegarde par pile ni support de carte mémoire, la conservation du programme repose entièrement sur la mémoire de chargement embarquée. Cette conception simplifie la maintenance : aucune pile à remplacer, aucun support amovible à gérer, ce qui réduit les interventions périodiques sur le terrain.

Positionnement dans une architecture d’automatisation

La CPU X20CP0201 trouve sa place dans les architectures d’automatisation de taille modeste à moyenne, où le nombre d’entrées/sorties reste géré par des modules d’extension raccordés en local via X2X Link. Le processeur central traite le code applicatif écrit dans l’un des six langages supportés, exécute le jeu d’instructions du firmware Automation Runtime et pilote les modules d’E/S sans recourir à un réseau Ethernet dédié, cette architecture rappelant celle d’un ordinateur dédié entièrement au traitement temps réel, un ordinateur dont la conception privilégie la fiabilité du cycle plutôt que la puissance brute.

Face aux évolutions des processeurs actuels, souvent multi cœurs et destinés au calcul générique à l’image des processeurs multi cœurs grand public, cette CPU conserve une architecture mono-tâche déterministe, héritée des principes appliqués par des fabricants historiques de processeurs comme Zilog ou par les architectures Mips utilisées dans certains systèmes embarqués industriels, des processeurs multi cœurs qui contrastent nettement avec la sobriété de conception retenue ici. Le choix d’un processeur dédié plutôt qu’un processeur généraliste de type Pentium Intel ou DEC Alpha reflète une priorité donnée à la fiabilité du cycle d’exécution plutôt qu’à la puissance de calcul brute, à la différence des architectures Pentium Intel ou DEC Alpha conçues pour des usages bureautiques et scientifiques, les architectures DEC Alpha ayant elles aussi visé la performance générique plutôt que le déterminisme industriel.

Pour les techniciens de maintenance et les automaticiens, la X20CP0201 représente une unité de traitement simple à mettre en œuvre, dont le jeu d’instructions reste stable au fil des versions de firmware. Cette continuité rappelle que les instructions processeur définies dès la conception du firmware ne sont pas remises en cause à chaque mise à jour, ces mêmes instructions processeur garantissant la compatibilité des applications existantes. Son intégration dans un parc de systèmes X20 existants facilite le remplacement ou l’extension d’une architecture déjà en exploitation, sans remise en cause du mode adressage des variables ni de la logique de programmation déployée sous Automation Studio.